5장 디지털 회로 학습 - 비동기 플립플롭

1. Flip-Flop(플립플롭) 기초
  - 플립플롭은 1비트를 기억하는 논리회로이다. 특정 상태의 출력(1 또는 0)을 계속 유지해 준다. 보통Clock Pulse (CP)가 들어 간 것을 플랫픔롭이라고 하며 Clock Pulse 가 없는 것을 래치라고 한다.
 - RS Latch는 다음과 같이 NOR게이트 2개로 구성하며 CP가 없다. 진리표는 S, R 모두 0일때는 P, Q는 현재 상태를 유지하며, S=0, R=1 이면 Q'=0, Q=0이 된다. S=1, R=0이면 Q=1, Q'=0이 되며 S, R 모두 1이면 Invalid 한 상태로 Q'=0, Q=0이 된다. (P는 ~Q로 이 값은 Q의 NOT이 되어야 하는데 그렇지 않기 때문에 invalid한 값으로 여김

 -  RS Flip-Flop 은 다음과 같이 CP가 들어가 있다.

 - CP가 1일 경우만 Set 또는 Reset 이 되며CP가 0이면 변화 없다. 특정 메모리의 상태를 클럭에 따라 동기화 시키기는게 가능핟.

2. 회로 부품 설명
 1) 74LS02
   - 74LS02는 NOR 게이트 IC 이다.

3. 회로도

4. 회로 실습
 - 실험에 사용할 부품들이다.

 - 납땜 및 실험 결과

 - 상기 처럼 R, S를 토글 스위치로 1,0로 상태를 바꿀수 있으며 결과를 두개의 LED로 확인 가능하다.

 - S=0,R=0 에서 S=0,R=1로 설정하면 Q'=1, Q=0 이 된다. 다시 S=0, R=0 으로 설정하게 되면 이 상태를 유지한다.
 - S=0, R=0에서 S=1, R=1로 설정하면 Q'=0, Q=0 이 된다. 다시 S=0, R=0으로 설정하게 되면 이 상태를 유지한다.
 - S=1, R=1로 설정하면 Q'=0, Q=0 으로 논리적 오류가 생긴다.